0件
提案はありません
提案作成者
30日前以上
JUN (jashida)
-
0 満足0 残念
- 個人
- 神奈川県
・大手メーカー勤務
・システムLSI/FPGA開発経験10年以上 (主に画像処理など)
・VerilogHDL/System Verilog/VHDLいずれも対応可
・英語圏駐在歴2年あり。TOEIC970点。技術文書翻訳対応可