この募集は2022年01月10日に終了しました。

VerilogHDLを用いた論理回路設計の依頼の仕事 [大学・学校]

VerilogHDLを用いた論理回路設計の依頼に関する仕事・募集案件ページです。クラウドソーシングのランサーズで、回路設計・組み込みソフト開発に関する最適な外注/発注先をお探しの方、副業案件・求人をお探しのフリーランスの方はまず会員登録がおすすめです。

回路設計・組み込みソフト開発に関連した他の仕事を探す

ハードウェア機構設計・機械設計 CAE（解析・シミュレーション）電子工作

見積もり募集の結果

募集期間

5日間

提案数

0件

当選人数

0 件

(募集人数1人)

この案件の内容を参考に募集する

案件に提案したい

見積もり募集の内容

依頼主の業種: 大学・学校

提示した予算: 50,000 円 ~ 100,000 円

依頼概要: Verilogを用いたコードの作成をお願いしたいです。
作成していただくコード内容は後からお知らせしますが、以下のような内容のものを4~5つ程度実装していただきたいと考えています。
例：クロック信号の立ち上がりでインクリメントする4bitカウンタの実装

: ごめんね。