ハードウェア機構設計・機械設計に関連した他の仕事を探す
見積もり募集の結果
見積もり募集の内容
-
提示した予算
-
5,000 円 ~ 10,000 円
-
依頼概要
-
■依頼の目的/概要
Zynq Programmable SoCでの簡単なアプリケーションを設計していますが、期待した動作をしないため、問題を解決してくれる方を募集させていただきます。
■開発しているアプリケーション
http://ece.gmu.edu/coursewebpages/ECE/ECE699_SW_HW/S15/tutorials/Tutorial_AXI-Stream_HLS_IP.pdf このチュートリアルとまったく同じものを開発しています。
PSコアで動作させるCコード:http://ece.gmu.edu/coursewebpages/ECE/ECE699_SW_HW/S15/tutorials/tutorial_4_files/example_c_code.c
■問題点
Vivado HLSでCコードを高位合成後,Vivado上でブロックデザインを作成。ビットストリームを生成しハードウェアをSDKにエクスポート、SDSoC(SDK)を起動し、HelloWorldプロジェクトを作成.
ソースコードを上記リンクのものに差し替えてビルドし、FPGAをコンフィグレーションしてからelfファイルを実行
動作させると、RxBufferデータのはじめの5つのデータ:RxBuffer[0]~RxBuffer[4]が0のままになっています。
原因がわからず困っています。
XAxiDma_SimpleTransferの後に,while(XAxiDma_Busy(&AxiDma, XAXIDMA_DEVICE_TO_DMA)){}を挿入して実行したところ、ビジー状態が永遠に続いていることがわかりました。
■注意点
Vivado HLSにて高位合成するコードはC++は使用しないでください。高位合成するコードはCを希望します。
■納品物
・動作する設計ファイル
・動作しなかった原因の説明
■開発環境
Vivado 2015.4
Vivado HLS 2015.4
SDSoC 2015.4
対象ボード zedboard または zybo
このほか、Zynqにおけるアプリケーション設計についての質問をいくつかさせていただくことがあります。
いくつかの質問についても予算に含めています。
予算は8000円で考えております。
よろしくお願いいたします。